Pimoroni presenta SiFive Learn Inventor, un sistema di sviluppo di microcontrollori basato su RISC-V, con una velocità di clock di 150 MHz, memoria flash da 512 KB, BLE, WiFi, schermo LED a spettro completo a matrice 6×8, cache di istruzioni da 16 KB e 64 KB di SRAM. SiFive è
RISC-V
RISC-V Instruction Set Architecture (ISA) libero e aperto, che consente una nuova era per l’innovazione dei processori grazie alla collaborazione open standard. Nato nelle università e nella ricerca accademica, il progetto distribuisce un nuovo livello di libertà hardware e software free ed estensibile sulle architetture, preparando la strada al prossimo mezzo secolo di progettazione e innovazione informatica.
RISC-V is a free and open Instruction Set Architecture (ISA) enabling a new era of processor innovation through open standard collaboration. Born in academia and research, RISC-V ISA delivers a new level of free, extensible software and hardware freedom on architecture, paving the way for the next 50 years of computing design and innovation.
Nuovo kernel Linux 5.4 – ARM, RISC-V e MIPS Updates
Lo scorso 16 Settembre abbiamo riportato l’annuncio della release Linux 5.3. Domenica 24 è stato rilasciato il nuovo kernel Linux 5.4 La scorsa domenica Linus Torvald ha annunciato in un messaggio l’uscita della rfelease 5,4. Not a lot happened this last week, which is just how I like it. And
Nuovo kernel Linux 5.3 – ARM, RISC-V e MIPS Updates
Lo scorso 21 Luglio abbiamo riportato l’annuncio della release Linux 5.2. Ieri pomeriggio Linus Torvald ha postato un messaggio che ha colto un po’ di sorpresa i seguaci del Pinguino. So we’ve had a fairly quiet last week, but I think it was good that we ended up having
RISC vs CISC – Chi la spunta?
Molte volte ci siamo trovati a parlare di architetture hardware, usando terminologie come RISC, CISC e così via. Cerchiamo quindi di entrare nel dettaglio per approfondire, e avere ben chiaro in che modo funzionino queste due tipologie di architettura, arrivando anche a capire quali siano i pro e i contro
RISC-V e il futuro del Supercomputing
RISC-V e il futuro del Supercomputing. Il nuovo super computer Exascale avrà prestazioni un milione di volte superiori ai normali desktop. L‘European Processor Initiative (EPI), progetto finanziato nell’ambito del programma UE Orizzonte 2020, ha riunito 26 partner di 10 paesi europei. La missione comune è sviluppare e portare sul mercato
Grove AI HAT per Edge Computing
Vogliamo presentare Grove AI HAT, un sistema basato sul processore RISC-V 64 K210, utilizzabile sia come Raspberry HAT che in configurazione di test per breadboard. Il modulo Sipeed MAIX-I è il primo modulo RISC-V 64 AI basato sul sistema KPU K210. Un partner vicino a Sipeed ha sviluppato Grove HAT